* 해당 과정은 5/30에서 6/30로 연기하여 진행하는 과정입니다.
교육기간 : 2023년 6월 30일~6월 30일(10:00~17:00)
교육장소 : 서울 / 7층 D 교육장
※ 카드 ? 현장결제 (카드결제 후 거래명세서 메일 전송)
현금 ? 전자세금계산서(청구/영수) or 계좌이체
※ 교육 상황에 따라 교육장이 변경될 수 있으니 참고 부탁드립니다.
■ 필수 선행과목
없음
■ 교육 소개
본 과정은 Circuit(Ansys Designer SI)를 이용하여 회로에 대한 다양한 해석 방법을 설명합니다. 단순하게 RLC Lumped 소자에서부터 다양한 컴포넌트 라이브러리를 기본 제공하고, Ansys 전자기장(EBU) 및 외부 SW에서 해석한 Spice 및 터치스톤 파일(Ansys 프로젝트 직접 링크 가능)을 적용하여 신호-전원 무결성/EMI 관련 해석을 수행할 수 있습니다. 예제를 통해 주파수 영역을 해석하는 Linear Network, 시간 영역 해석인 Transient / Eye-Diagram, 다양한 전송 선로가 결합된 Channel 해석까지 폭넓은 범위의 사용법을 교육합니다.
■ 교육 상세 일정
1일차
Circuit(Ansys Designer SI) Overview
Linear Network 해석
Circuit(Ansys Designer SI) Transient 해석 (TDR)
Circuit(Ansys Designer SI) EYE해석 (Quick Eye, Statistical Eye)
SSN(Simultaneous Switching Noise) 해석
IBIS AMI 해석
교육시작 2주전부터 순차적으로 승인메일이 발송되며, 마이페이지에서 상세 정보를 확인하실 수 있습니다.
* 1, 2번 내용 확인 후에도 안내메일을 받지 못하신 경우, 태성에스엔이 카카오톡채널 또는 교육센터로 재발송 요청해주시기 바랍니다.