자료보기
![[2022년 세미나] Package Via 설계에서 손실 최소화를 위한 설계 최적화 - 제9회 태성에스엔이 전기전자-반도체 세미나 발표 자료](/storage/upload/data/thumbnail/1703227426_SMJ1S9lJtRexC2uIj3OL7I0NCjw9P5vMs6Cf3ADq.png)
[2022년 세미나] Package Via 설계에서 손실 최소화를 위한 설계 최적화 - 제9회 태성에스엔이 전기전자-반도체 세미나 발표 자료
5/11에 진행된 '제9회 태성에스엔이 전기전자-반도체 세미나' 발표자료입니다.
- 행사명 제9회 태성에스엔이 전기전자-반도체 세미나, 테스트/패키징 산업의 전망과 사례
- 진행일 2022-05-11 00:00:00 ~ 2022-05-11 00:00:00
- 자료형식 PDF
- 담당자 마케팅팀 (marketing@tsne.co.kr)
자료 다운로드
㈜태성에스엔이에서 제공하는 모든 콘텐츠는 관련 법의 보호를 받습니다.
저작권은 소프트웨어 공급사와 ㈜태성에스엔이에 있으며 콘텐츠의 무단 복사,배포,편집을 금합니다.
저작권은 소프트웨어 공급사와 ㈜태성에스엔이에 있으며 콘텐츠의 무단 복사,배포,편집을 금합니다.
상세정보
5/11에 진행된 '제9회 태성에스엔이 전기전자-반도체 세미나' 발표자료입니다.
- [2022년 세미나] Package Via 설계에서 손실 최소화를 위한 설계 최적화 - 제9회 태성에스엔이 전기전자-반도체 세미나 발표 자료
제9회 태성에스엔이 전기전자-반도체 세미나
테스트/패키징 산업의 전망과 사례
Package Via 설계에서 손실 최소화를 위한 설계 최적화, 태성에스엔이 이종학팀장
자료보기
영상 및 E-Book 자료를 확인하실 수 있습니다.
[2022년 세미나] Package Via 설계에서 손실 최소화를 위한 설계 최적화 - 제9회 태성에스엔이 전기전자-반도체 세미나 발표 자료
㈜태성에스엔이-
- 대표이사 : 심진욱, 박인규
- 사업자등록번호 : 219-81-23192
- 통신판매업 신고번호 : 제2017-서울성동-1100호
ⓒ TAE SUNG S&E Inc.
